O Compute Express Link (CXL) está emergindo como uma nova solução tecnológica que aborda os desafios críticos da parede de memória na infraestrutura de computação moderna. A tecnologia Interconnect apresenta uma maneira abrangente de superar as limitações existentes das arquiteturas de memória, oferecendo alta densidade de largura de banda e uma interface padronizada para expansão e integração de memória. O design inovador do CXL atraiu atenção significativa nos domínios industrial e acadêmico, demonstrando seu potencial para mudar fundamentalmente a arquitetura do data center. Os principais líderes tecnológicos, incluindo Intel, Samsung e SK Hynix, estão explorando e implementando ativamente a tecnologia CXL. A importância da tecnologia vai além de melhorias incrementais, que prometem mudar a forma como os sistemas computacionais gerenciam e utilizam recursos de memória em ambientes computacionais cada vez mais complexos.
Apesar da estrutura técnica promissora do CXL, a tecnologia enfrenta desafios significativos de desempenho decorrentes de interferências externas na arquitetura do servidor. A tecnologia de interconexão enfrenta ameaças potenciais ao desempenho devido às interações complexas entre a memória principal (MMEM) e os componentes de armazenamento vizinhos, que a pesquisa atual não explorou totalmente. Manter a separação de funções torna-se importante, especialmente para aplicações com requisitos rigorosos de desempenho. As pesquisas existentes, como a pesquisa MT2, tentaram avaliar a interferência entre a memória persistente e a DRAM, identificando vizinhos barulhentos e reduzindo a interferência no tráfego de memória. No entanto, os mecanismos de interferência específicos do CXL permanecem em grande parte não estudados. Os métodos de simulação atuais frequentemente introduzem fatores de atraso manuais, que não refletem com precisão os ambientes operacionais do mundo real e as interações complexas entre os diferentes componentes computacionais.
Pesquisadores da Universidade de Tsinghua, do Instituto de Tecnologia da Computação, da Academia Chinesa de Ciências, do Grupo Alibaba e da Universidade de Zhejiang o desenvolveram. Disrupção CXLuma abordagem abrangente para exibir e analisar sistematicamente possíveis mecanismos de interferência entre sistemas de memória e armazenamento em arquiteturas CXL. O estudo usou microbenchmarks configuráveis e aplicações do mundo real em dois tipos diferentes de hardware CXL para identificar e testar cenários de interferência. Ao realizar testes detalhados usando funções do kernel e desempenho de hardware de computação, a equipe de pesquisa investigou as condições de falha em vários domínios de aplicativos, incluindo sistemas de arquivos, bancos de dados, aprendizado de máquina, linguagens de modelagem em grande escala, bancos de dados na memória e computação gráfica. Importante, a pesquisa foi pioneira na primeira investigação de um dispositivo de interferência CXL real, demonstrando uma nova abordagem para a compreensão de interações complexas. A pesquisa testou com sucesso técnicas de software e hardware, eventualmente desenvolveu soluções para restaurar a largura de banda da memória para 99% de seus níveis de desempenho originais.
CXL, desenvolvido em 2019, representa um padrão de comunicação robusto e exclusivo projetado para melhorar o desempenho de aplicativos centrados em dados usando comunicação de alta velocidade e baixa latência entre componentes de computação. A pilha de protocolos de tecnologia inclui três componentes principais: CXL.io, CXL.cache e CXL.mem, cada um dos quais lida com diferentes métodos de transferência de dados e acesso à memória. Os dispositivos CXL são divididos em três tipos, com vários recursos que vão desde suporte de comunicação até compartilhamento e expansão de recursos de memória. Esses dispositivos podem ser implementados usando tecnologia FPGA ou ASIC, com fornecedores como Intel, Samsung, Montage e Micron desenvolvendo ativamente novas soluções. A tecnologia aborda as limitações fundamentais dos sistemas de memória tradicionais, particularmente a potência e a largura de banda limitadas da DRAM convencional, permitindo integração e expansão de memória mais complexas.
A equipe de pesquisa desenvolveu microbenchmarks abrangentes para avaliar sistematicamente a interferência do CXL em múltiplas tarefas de memória e armazenamento. A configuração do teste envolve o exame cruzado de três operações relacionadas à memória (carregamento, armazenamento e armazenamento não temporário) e duas operações relacionadas ao armazenamento (leitura aleatória e gravação aleatória). Os pesquisadores controlaram cuidadosamente as condições do teste, desativando o hyperthreading, bloqueando a frequência da CPU e limpando o cache antes de cada teste. O teste é atribuído a processos de núcleo e interrupção para núcleos separados dentro do mesmo nó NUMA, o que garante precisão de medição precisa. Vários testes t foram realizados para obter resultados médios estatisticamente confiáveis. O design do microbenchmark permitiu um exame detalhado dos processos de interferência entre CXL, MMEM e sistemas de armazenamento, fornecendo vários insights sobre as interações de desempenho em diferentes configurações de computador.
A investigação examinou as condições de interferência em todos os quatro tipos diferentes de aplicativos, dividindo-os sistematicamente do Tipo A ao Tipo D. Essas categorias incluem aplicativos relacionados ao sistema de arquivos no tráfego CXL, aplicativos relacionados ao CXL no tráfego SSD, aplicativos relacionados ao -MMEM no tráfego CXL e aplicativos relacionados ao CXL no tráfego MMEM. Os pesquisadores escolheram uma variedade de aplicações com diferentes recursos computacionais para analisar cuidadosamente os padrões de interferência. O estudo registrou cuidadosamente o efeito do desempenho em diferentes condições. A análise revelou conflitos consistentes e padrões de interferência em vários tipos de acesso e configurações de sistema, destacando as dependências complexas entre componentes de computador em uma arquitetura de servidor moderna.
À medida que a tecnologia CXL evolui de conceitos teóricos para dispositivos comercialmente disponíveis, os pesquisadores veem uma necessidade crítica de explorar esses componentes além de caracteres isolados. A pesquisa revela efeitos significativos no desempenho quando os dispositivos CXL interagem com outros componentes do sistema, mostrando uma queda potencial de desempenho de até 93,2% sob certas condições de interferência. Ao investigar sistematicamente as causas dessas interrupções de desempenho, o estudo não apenas destaca as interações complexas dentro das arquiteturas de computação modernas, mas também propõe formas específicas de gerenciar o tráfego CXL. A avaliação abrangente fornece informações importantes sobre os desafios técnicos e possíveis estratégias de mitigação para tecnologias emergentes de memória e comunicação, proporcionando uma compreensão concisa das compensações de desempenho que existem na infraestrutura de computação da próxima geração.
Confira Papel. Todo o crédito deste estudo vai para os pesquisadores deste projeto. Além disso, não se esqueça de nos seguir Twitter e junte-se ao nosso Estação telefônica de novo LinkedIn Gracima. Se você gosta do nosso trabalho, você vai gostar do nosso jornal.. Não se esqueça de participar do nosso SubReddit de 60k + ML.
🎙️ 🚨 'Avaliação de vulnerabilidade de um modelo de linguagem grande: uma análise comparativa de técnicas de clustering vermelho' Leia o relatório completo (Promovido)
Asjad é consultor estagiário na Marktechpost. Ele está cursando B.Tech em engenharia mecânica no Instituto Indiano de Tecnologia, Kharagpur. Asjad é um entusiasta do aprendizado de máquina e do aprendizado profundo que pesquisa regularmente a aplicação do aprendizado de máquina na área da saúde.
🚨🚨 WEBINAR DE IA GRATUITO: 'Acelere suas aplicações LLM com deepset e Haystack' (promovido)
