Dentro brevemente
- Os pesquisadores desenvolveram um decodificador Collision Clustering (CC), um depurador quântico baseado em hardware capaz de atingir velocidades de nível megahertz, atendendo às necessidades dos computadores da próxima geração.
- O decodificador CC corrige erros com eficiência em sistemas quânticos usando hardware FPGA e ASIC, decodificando até 1.057 qubits com baixo consumo de energia e um pequeno espaço físico adequado para ambientes ruidosos.
- O decodificador CC é outro exemplo do progresso alcançado na correção de erros quânticos fortes, que será importante para atingir a escala de tolerância a falhas da computação quântica.
Pesquisadores de Riverlane relatam que desenvolveram um gravador quântico de erros baseado em hardware que atende aos requisitos de velocidade e eficiência dos computadores da próxima geração, de acordo com um artigo publicado recentemente na Nature Electronics.
No estudo, os membros da equipe explicam que seu decodificador Collision Clustering (CC) atinge velocidades de decodificação de nível megahertz que são críticas para o tratamento de erros em sistemas quânticos de grande escala. Ao usar o decodificador em matrizes de portas programáveis em campo (FPGAs) e circuitos integrados de aplicação específica (ASICs), a equipe demonstrou a capacidade, em certas plataformas, de decodificar até 1.057 qubits com eficiência sem precedentes, dando um passo em direção a erros realistas – a resistência da computação quântica.
A equipe escreve que o lançamento do decodificador também marca um passo importante em seu caminho de controle de erros quânticos (QEC).
“A publicação de hoje na Nature Electronics é um momento de orgulho”, escreveu a equipe em um post no LinkedIn. “Com a implementação do QEC agora na vanguarda de todos os sistemas de computação e controle quânticos, esperamos continuar o progresso do nosso roteiro de QEC até 2025 e além.”
Eles também acrescentaram que, de acordo com seu conhecimento, o decodificador Collision Clustering (CC) é o mais poderoso do mundo.
A Fragilidade dos Qubits
Os computadores quânticos dependem de qubits, que são muito sensíveis ao seu ambiente. Pequenas perturbações podem introduzir erros, tornando os sistemas quânticos frágeis e propensos a erros. Os protocolos QEC oferecem uma solução encapsulando qubits lógicos usando um grande número de qubits virtuais. No entanto, o uso do QEC requer um decodificador capaz de analisar uma série contínua de sinais de erro, conhecidos como dados de síndrome, e aplicar correções em tempo real.
O desafio está em dimensionar esses decodificadores para grandes sistemas quânticos. As soluções atuais baseadas em software são muito lentas ou utilizam muitos recursos computacionais. Os decodificadores baseados em hardware fornecem uma solução potencial, mas devem equilibrar velocidade, consumo de energia e eficiência de recursos. O decodificador CC aborda esses problemas, fornecendo uma solução escalonável e com hardware eficiente para futuros computadores quânticos.
Segundo o artigo, o decodificador CC foi testado em duas plataformas: um protótipo FPGA e um ASIC customizado. Ambas as implementações alcançaram velocidades de gravação superiores a um milhão de ciclos por segundo, o que é um limite importante para QEC prático em qubits supercondutores. A implementação do FPGA processou um código espacial de 881 qubits em 810 nanossegundos, enquanto o ASIC processou um código espacial de 1.057 qubits em apenas 240 nanossegundos. Essas velocidades correspondem às taxas de produção da síndrome do megahertz dos processadores quânticos modernos.
Em termos de eficiência de recursos, o ASIC ocupa apenas 0,06 milímetros quadrados de área do chip e consome apenas 8 miliwatts de energia – dentro das restrições dos ambientes criogênicos onde operam os computadores quânticos. A implementação do FPGA também apresentou desempenho impressionante, utilizando apenas 4,5% dos recursos computacionais disponíveis para grandes operações de gravação.
Um marco importante
A computação quântica tolerante a falhas, a capacidade de realizar cálculos confiáveis apesar dos erros, é um marco importante para a área. Computadores quânticos funcionais capazes de resolver problemas do mundo real exigirão milhares, senão milhões, de qubits. Sem um sistema de decodificação eficaz, esses dispositivos sofrerão atrasos paralisantes, tornando-os ineficazes.
O decodificador CC oferece um caminho a seguir ao atender aos rigorosos requisitos de velocidade e eficiência, mantendo a escalabilidade. A sua implementação de hardware é particularmente importante em sistemas quânticos criogénicos, onde o orçamento energético é limitado para evitar o sobreaquecimento. O baixo consumo de energia do design ASIC garante que os decodificadores possam ser totalmente integrados aos sistemas de controle quântico, permitindo a correção de erros em tempo real e em escala.
Os pesquisadores escrevem: “Um computador quântico tolerante a falhas requer um gravador para processar síndromes de erro em alta velocidade para evitar atrasos de gravação que degradam gravemente a taxa de clock lógico”. Qualquer computador quântico escalável também precisa de um decodificador para funcionar corretamente, o que permitirá uma forte integração com sistemas de controle em um ambiente criogênico. Para atender a essas necessidades, projetamos o CC para ser eficiente em termos de memória e energia.”
Como funciona
O decodificador CC usa uma versão melhorada do algoritmo Union-Find – um algoritmo que coleta e integra dados relacionados com eficiência – para identificar e corrigir erros em sistemas quânticos. Neste caso, o algoritmo agrupa os sinais de erro, ou erros, em clusters. Esses clusters são então analisados para determinar as correções necessárias, que são utilizadas nas operações subsequentes.
Os pesquisadores introduziram diversas inovações para melhorar o desempenho do algoritmo. Uma nova estrutura de memória, a pilha de crescimento de cluster (CGS), rastreia efetivamente o estado dos clusters em crescimento. Este método reduz o consumo de recursos em comparação com os métodos convencionais, mantendo a velocidade de decodificação necessária. Nas implementações ASIC, otimizações adicionais de design permitiram que o chip se ajustasse a uma área menor, consumindo menos energia.
O decodificador é testado usando codificação local, um esquema líder de QEC conhecido por sua robustez e escalabilidade. Ao simular um modelo de áudio do mundo real, a equipe demonstrou a capacidade do decodificador CC de lidar com as complexidades dos sistemas quânticos do mundo real.
Limitações
A equipe ressalta que o decodificador CC possui algumas áreas que exigirão uma investigação mais aprofundada para atingir seu pleno uso. A pesquisa está focada principalmente na memória lógica experimental, que armazena estados quânticos por um período finito de tempo. Para operações tolerantes a falhas de longo prazo, será necessária gravação contínua em tempo real. Os pesquisadores admitiram que seu decodificador não suporta gravação em janela deslizante, um processo necessário para manter as condições lógicas indefinidamente.
Embora a escala não linear do decodificador CC seja reduzida em paralelo, melhorias adicionais podem ser necessárias para sistemas quânticos muito grandes. Os pesquisadores identificaram gargalos no processo de detecção de colisões, especialmente em casos de erros de alta densidade, e traçaram planos para resolver esses problemas em iterações futuras.
Classificar e otimizar
Os pesquisadores planejam melhorar a arquitetura do decodificador CC para melhorar ainda mais o desempenho e aumentar suas capacidades. A decodificação de janela deslizante, que processa um conjunto contínuo de sinais para permitir a correção contínua de erros, é uma importante área de foco. Eles também pretendem testar o codificador em ambientes criogênicos do mundo real, integrando-o com sistemas de controle de semicondutores de óxido metálico (CMOS) compatíveis.
Outro objetivo é melhorar a eficiência do decodificador para sistemas quânticos ainda maiores. Ao otimizar o uso da memória e melhorar o escalonamento algorítmico, a equipe espera oferecer suporte a computadores quânticos em escala que possam resolver problemas complexos em áreas como criptografia, ciência de materiais e inteligência artificial.
Sem decodificador
O desenvolvimento de decodificadores de hardware eficientes, como o decodificador CC, marca um passo importante em direção à computação quântica. Ao abordar os principais desafios de velocidade, escalabilidade e consumo de energia, a pesquisa fornece uma estrutura para a integração de sistemas QEC em futuros processadores quânticos.
Riverlane relata que já estão trabalhando no próximo grande passo.
Eles escreveram no post: “O próximo marco? Usando QEC em tempo real para alcançar 'MegaQuOp' (um milhão de operações quânticas sem erros). É aqui que começarão a surgir os primeiros casos de utilização da computação quântica para além dos limites da supercomputação. “
Para uma profundidade mais profunda e técnica – que este artigo não pode fornecer – leia o artigo aqui.
A equipe de pesquisa incluiu Ben Barber, Kenton M. Barnes, Tomasz Bialas, Okan Buğdaycı, Earl T. Campbell, Neil I. Gillespie, Kauser Johar, Ram Rajan, -Adam W. Richardson, Luka Skoric, Canberk Topal, Mark L. Turner e Abbas B. Ziad, todos de Riverlane. Campbell também é afiliado à Universidade de Sheffield.
